
# Лекция 0х15

20 апреля


#### Структура диска – вид сверху на одну пластину



Поверхность разбита на дорожки


Дорожки разделены на сектора

# Доступ к диску




Считывающая головка в указанной позиции над диском

## Доступ к диску




Направление вращения — против часовой стрелки



Перед чтением синего сектора




После чтения синего сектора



Синий сектор считан


Поступил запрос на чтение красного сектора

#### Доступ к диску – Поиск




Ищем дорожку на которой расположен красный сектор

# Доступ к диску – временная задержка из-за вращения




Вынужденное ожидание того момента, когда красный сектор достигнет считывающей головки



Чтение красного сектора завершено

#### Доступ к диску – распределение времени



#### Время доступа к диску

- $T_{\text{доступа}} = T_{\text{ср. поиск}} + T_{\text{ср. вращения}} + T_{\text{ср. передача}}$
- Время поиска (Т<sub>ср. поиск</sub>)
  - Время, требуемое для перемещения считывающей головки в цилиндр, содержащий требуемый сектор.
  - Как правило T<sub>ср. поиск</sub> занимает 3—9 мс.
- Латентность вращения (Т<sub>ср. вращения</sub>)
  - Время ожидания момента, когда первый бит запрашиваемого сектора достигнет считывающей головки.
  - $T_{cp. вращения} = 1/2 x 1/RPM x 60 c / 1 мин$
  - Типичная скорость вращения 7200 RPM.  $T_{cp. вращения}$  ≈ 4 мс.
- Время передачи (Т<sub>ср. передача</sub>)
  - Время чтения содержимого сектора.
  - $T_{cp. передача} = 1/RPM x 1/(cp. # секторов на дорожке) x 60 с./1 мин.$

#### Пример оценки времени доступа

#### Исходные характеристики:

- Скорость вращения = 7,200 RPM
- Среднее время поиска = 9 мс.
- Среднее # секторов на дорожке = 400.

#### • Оцениваем слагаемые и общую сумму:

- $T_{cp. вращения} = 1/2 x (60 c/7200 RPM) x 1000 мс = 4 мс.$
- $T_{cp. передача} = 60/7200 RPM x 1/400 с/дорожка x 1000 мс = 0.02 мс$
- $T_{\text{доступа}} = 9 \text{ мс} + 4 \text{ мс} + 0.02 \text{ мс}$


#### • Выводы:

- Время передачи существенно меньше остальных слагаемых.
- Считать первый бит из сектора «дорогая» операция, считывание остальных битов «дешево».
- Время доступа SRAM ≈ 4 нс для двойного слова, DRAM ≈ 60 нс
  - Диск медленнее SRAM в 40,000 раз, и ...
  - ... в 2.500 раз. чем DRAM.


#### Логические блоки

- Более простой метод обращения к данным:
  - Сектора рассматриваются как последовательность логических блоков (0, 1, 2, ...)
- Соответствие между логическими блоками и (физическими) секторами
  - Отображение поддерживается аппаратурой + «прошивкой» контроллером диска.
  - Номер логического блока → (поверхность, дорожка, сектор).
- Защита от выхода из строя отдельных цилиндров. Каждая зона записи содержит запасные цилиндры.
  - Размер диска после форматирования становится ощутимо меньше.


## SATA: шина ввода/вывода




## Чтение сектора (1)



## Чтение сектора (2)



# Чтение сектора (3)



## Port IO vs. Memory Mapped IO

- Port IO: помимо пространства памяти вводится дополнительное пространство портов ввода/вывода
  - Работа с периферией: команды in и out
    - Все данные проходят через ЦПУ
  - Удобно при небольшом размере памяти

```
• IN EAX, DX; AX, AL

• EAX ← I/O[DX]


• OUT DX, EAX; AX, AL

• I/O[DX] ← EAX
```

- Memory Mapped IO: все управляющие регистры устройств отображаются на определенные адреса оперативной памяти
  - Требуется программировать контроллер памяти/северный мост
  - Перекрытая память не используется
  - Существенно более высокая производительность

```
int device_driver_transmit_data(device *dev,
                                 phys addr t *buffer,
                                 size t buf len)
           offset t offset = device->offset;
           uint32 t status;
           time t time = 0;
           outl(offset + BUFFER_REGISTER, buffer);
           outl(offset + BUFLEN REGISTER, buf len);
           outl(offset + COMMAND REGISTER, COMMAND TRANSMIT);
           do {
                   wait(WAIT INTERVAL);
                   time += WAIT INTERVAL;
                   inl(&status, STATUS_REGISTER);
                   if ((status & ERROR_MASK) || (time >= TIMEOUT))
                           goto error;
           } while (!(status & COMPLETE_MASK));
           return 0;
           error:
           return -1;
                             void outl(int* m_reg, int val) {
                                *m reg = val;
```

# Пример простейшего периферийного устройства: WatchDog @ SoC Exynos4210



Базовый адрес **0**х**10060000** 


Регистр	Смещение	Описание
WTCON	0x0	Управляющий регистр
WTDAT	0x4	Начальное значение счетчика
WTCNT	0x8	Счетчик таймера

Запуск устройства

WTCON[0] = 1

WTCON[5] = 1

## Твердотельные диски (SSD)



- Размер
  - страницы: 512 4096 байт
  - блоки: 32 128 страниц
- Данные читаются/пишутся целыми страницами.
- Стирание данных весь блок.
- Блок в некоторый момент вырабатывается
  - 100,000 перезаписей и более

#### Производительность SSD

Последовательное чтение 250 МБ/с Последовательная запись 170 МВ/s Произвольное чтение 140 МБ/с Произвольная запись 14 МВ/s Время доступа 30 мкс Время старта записи 300 мкс

- Причины малой скорости произвольной записи
  - Высокая длительность стирания блока (≈1 мс.)
  - Запись одной страницы вызывает копирование всех остальных страниц, расположенных в данном блоке
    - Выделить (найти) новый блок и стереть его содержимое
    - Записать станицу в новый блок
    - Скопировать остальные страницы из исходного блока

## SSD vs. обычные диски

#### • Преимущества

 Нет движущихся частей → более быстрые, меньшее энергопотребление, устойчивы к внешним воздействиям

#### • Недостатки

- Ограниченное количество перезаписей
  - Контроллер стремится смягчить износ, распределяя перезаписи
  - Пример: гарантируют возможность произвольной записи 1 петабайта (10<sup>15</sup> байт) данных до момента выработки
- Высокая стоимость относительно HDD
  - В 2010 году, на два порядка
  - В 2015 году, на один порядок

#### • Применение

- МРЗ плееры, смартфоны, лэптопы
- Появляются на персоналках и серверах

# Тенденции в развитии запоминающих устройств

#### **SRAM**

Метрика	1980	1985	1990	1995	2000	2005	2010	2010:1980
\$/МБ	19,200	2,900	320	256	100	75	60	320
t доступа (нс)	300	150	35	15	3	2	1.5	200

#### **DRAM**

Метрика	1980	1985	1990	1995	2000	2005	2010	2010:1980
\$/МБ	8,000	880	100	30	1	0.1	0.06	130,000
t доступа (нс)	375	200	100	70	60	50	40	9
Размер (МБ)	0.064	0.256	4	16	64	2,000	8,000	125,000

#### **HDD**


Метрика	1980	1985	1990	1995	2000	2005	2010	2010:1980
\$/МБ	500	100	8	0.30	0.01	0.005	0.0003	1,600,000
t доступа (мс)	<b>87</b>	<b>75</b>	28	10	8	4	<i>3</i>	<b>29</b>
Размер (МБ)	1	10	160	1,000	20,000	160,000	1,500,00	0 1,500,000

# Частота ЦПУ

Разработчики аппаратуры столкнулись с "Power Wall" 🔨

Разработчики аппаратуры столкнулись с "Power Wall"									
	1980	1990	1995	2000	2003	2005	2010	2015	2015 ÷ 1980
цпу	8086	80386	Pentium	P-III	P-4	Core 2	Core i7 Nehalem	Core i7 Haswell	
Частота (МГц)	1	20	150	600	3300	2000	2500	3000	3000
Длительность такта (нс.)	1000	50	6	1.6	0.3	0.5	0.4	0.25	3000
Количество ядер	1	1	1	1	1	2	4	8	8
Эффективная длительность такта (нс)	1000	50	6	1.6	0.3	0.25	0.1	0.04125	~24250


#### Разрыв между ЦПУ и памятью



#### Локальность

• Основной принцип локальности: программа стремится использовать данные и инструкции с адресами близкими (либо точно такими же) к тем, которые использовались ранее.

- Временная локальность:
  - Повторные обращения



- Пространственная локальность:
  - В некоторый малый промежуток времени используются ячейки памяти с близкими адресами

#### Пример

```
sum = 0;
for (i = 0; i < n; i++)
    sum += a[i];
return sum;</pre>
```

#### • Выборка данных

 Последовательные обращения к элементам массива.

Пространственная локальность

 Переменная sum используется на каждой итерации.

Временная локальность

#### • Выборка инструкций

 Последовательная выборка инструкции.

Пространственная локальность

 Повторное выполнение инструкций в цикле.

Временная локальность

#### Оценка качества локальности

- Утверждение: способность беглым взглядом определить характер локальности кода является одним из необходимых навыков профессионального программиста.
- Вопрос: Достигается ли в функции sum\_array\_rows локальность обращений к массиву a?

```
int sum_array_rows(int a[M][N]) {
   int i, j, sum = 0;

   for (i = 0; i < M; i++)
        for (j = 0; j < N; j++)
        sum += a[i][j];
   return sum;
}</pre>
```

#### Еще один пример

• Bonpoc: достигается ли в функции sum\_array\_cols локальность обращений к массиву a?

```
int sum_array_cols(int a[M][N]) {
   int i, j, sum = 0;

   for (j = 0; j < N; j++)
        for (i = 0; i < M; i++)
            sum += a[i][j];
   return sum;
}</pre>
```

## Третий пример

• Вопрос: Как преобразовать гнездо циклов, что бы проход по 3-мерному массиву выполнялся с шагом 1 (и т.о. достичь пространственной локальности)?

#### Иерархия памяти

- Ряд фундаментальных свойств аппаратуры и ПО:
  - Более быстрые устройства хранения стоят дороже, имеют меньший объем и потребляют больше энергии.
  - Разрыв в скорости работы между ЦПУ и оперативной памятью увеличивается.
  - В хорошо написанных программах демонстрируется хорошая локальность.
- Данные свойства дополняют друг друга и ...
- ... выводят на идею иерархической организации памяти.


#### Иерархия памяти




#### Кэш

- *Кэш:* меньшее объемом, но более быстрое устройство хранения, выступает в роли промежуточного хранилища для большего, но более медленного устройства.
- Основная идея иерархии памяти:
  - Для каждого k, более быстрое, меньшее устройство на уровне k выступает как кэш для большего, но более медленного устройства на уровне k+1.
- Почему это работает?
  - Из-за локальности программа обращается к данным на уровне k гораздо чаше чем к данным на уровне k+1.
  - Устройство уровня k+1 может быть более медленным  $\rightarrow$  большего размера, более дешевым.
- Результат: Иерархическая память большой объем данных, стоит сопоставимо с самой дешевой компонентой, работает с максимальной скоростью.

#### Основная идея кэша




### Попадание в кэш



Запрашиваются данные из блока b Блок b находится в кэше:

Попадание!

### Промахи



Запрашиваются данные из блока b

Блока b нет в кэше: Промах!

Блок b извлекается из памяти

Блок b размещается в кэше

- •Правила размещения определяют где будет находится блок b
- •Правила замещения определяют какой блок будет исключен из кэша

### Различные типы промахов

- Холодные (вынужденные) промахи
  - Причина пустой кэш.
- Промахи из-за конфликтов
  - Количество мест размещения ограничено (может быть единственным)
    - Пример: блок і уровня k+1 размещается в блоке (і mod 4) на уровне k.
  - Промахи из-за конфликтов возникают когда несколько блоков размещаются на одном и том же месте.
    - Пример: запрос блоков 0, 8, 0, 8, 0, 8, ... Будет постоянно вызывать промахи.
- Промахи из-за нехватки емкости
  - Причина используемых блоков (рабочее множество) больше, чем кэш может в себе вместить.

## Примеры кэшей


Тип кэша	Что кэшируется?	Где кэшировано?	Задержка (такты)	Управление
Регистры	Слова по 4-8 байт	Ядро ЦПУ	0	Компилятор
L1 кэш	Блок 64 байта	На кристалле, L1	1	Аппаратура
L2 кэш	Блок 64 байта	На/вне кристалла, <b>L2</b>	10	Аппаратура
Буфер ввода/вывода	Части файлов	Оперативная память	100	ос
Кэш диска	Сектора диска	Контроллер диска	100,000	Прошивка диска
Сетевой кэш	Части файлов	Локальный диск	10,000,000	AFS/NFS клиент
Кэш браузера	Веб-страницы	Локальный диск	10,000,000	Веб браузер
Веб-кэш	Веб-страницы	Диск на удаленном сервере	1,000,000,000	Веб-прокси сервер

### Иерархическая память: промежуточные итоги


- Разрыв в скорости работы между ЦПУ и оперативной памятью продолжает увеличиваться.
- Хорошо написанные программы имеют хорошую локальность.
- Иерархическая организация памяти, основанная на кэшировании, позволяет эффективно бороться с разрывом в скорости с помощью локальности.


#### Кэш памяти

- Кэш оперативной памяти небольшая, быстрая память (SRAM). Управление кэшем аппаратное.
  - Хранит в себе часто используемые блоки оперативной памяти
- ЦПУ сперва ищет требуемые данные в кэше (L1, L2 и L3), и только потом в оперативной памяти.




### Организация кэша (S, E, B)






### Пример: Кэш прямого отображения (Е = 1)

Прямое отображение: одна строка в наборе Для данного примера: размер блока 8 байт




### Пример: Кэш прямого отображения (Е = 1)

Прямое отображение: одна строка в наборе Для данного примера: размер блока 8 байт



### Пример: Кэш прямого отображения (Е = 1)

Прямое отображение: одна строка в наборе Для данного примера: размер блока 8 байт



Тег не совпал: строка вытесняется из кэша

### Моделируем кэш прямого отображения

t=1	s=2	b=1
X	XX	Х

M=16 адресуемых байтов, B=2 байта в блоке, S=4 наборов, E=1 блок в наборе


Последовательность (трасса) запрашиваемых адресов (чтение одного байта):

0	[0 <u>00</u> 0 <sub>2</sub> ],	промах
1	$[0\underline{00}1_2],$	попадание
7	$[0\underline{11}1_2],$	промах
8	$[1\underline{00}0_{2}^{-}],$	промах
0	$[0\underline{000}0_2^-]$	промах

	V	Тег	Блок
Набор 0	1	0	M[0-1]
Набор 1	0	٠.	
Набор 2	0	?	
Набор 3	1	0	M[6-7]

### N-канальный ассоциативный кэш (N = 2)


N = 2: Две строки в наборе



### N-канальный ассоциативный кэш (N = 2)

N = 2: Две строки в наборе Кэшируются блоки по 8 байт Адрес переменной типа short int t бит 0...01 100 Сравниваем оба тега валидный? + совпадение: «да» = попадание tag tag 6 7 Смещение в блоке

### N-канальный ассоциативный кэш (N = 2)



#### Совпадений нет:

- Одна из строк будет вытеснена из кэша
- Стратегии замещения строк: произвольная, самая «старая» (LRU), ... 51

### Моделируем 2-канальный ассоциативный кэш

t=2	s=1	b=1
XX	X	Х

M=16 адресуемых байт, B=2 байта в блоке, S=2 набора, E=2 блока в наборе

Последовательность (трасса) запрашиваемых адресов (чтение одного байта):

0	[00 <u>0</u> 0 <sub>2</sub> ],	промах
1	[00 <u>0</u> 1 <sub>2</sub> ],	попадание
7	$[01\underline{1}_{2}],$	промах
8	$[10\underline{0}0_{2}],$	промах
0	$[0000_{2}^{-}]$	попадание


	V	Тег	Блок
Набор 0	1	00	M[0-1]
пасорс	1	10	M[8-9]
Набор 1	1	01	M[6-7]
Haoop I	0	?	5

### Запись данных в память

- Несколько копий данных:
  - L1, L2, оперативная память, диск
- Как поступать при попадании?
  - Сквозная запись (пишем в память незамедлительно)
  - Отложенная запись (откладываем до момента вытеснения строки)
    - Требуется дополнительный бит-признак, что данные отличаются
- Как поступать при промахе?
  - Запись с размещением в кэше
    - Эффективно когда выполняется несколько записей в последовательные адреса
  - Запись без размещения в кэше
- Типичные комбинации политик управления кэшем
  - Сквозная запись + Запись без размещения
  - Отложенная запись + Запись с размещением

### Иерархия кэшей в Intel Core i7

#### Кристалл процессора



#### L1 і-кэш и d-кэш:

32 КВ, 8-канальный, Время доступа: 4 такта

#### L2 общий кэш:

256 КВ, 8-канальный, Время доступа: 11 тактов

#### L3 общий кэш:

8 МВ, 16-канальный, Время доступа: 30-40 тактов

#### Размер блока:

64 байта у всех кэшей.

### Метрики производительности кэша

#### Коэффициент промахов

- Отношение количества промахов к общему числу обращений (промахи / обращения) = 1 – коэффициент попаданий
- Характерные показатели (в процентах):
  - 3-10% для L1
  - Может быть достаточно малым ( < 1%) для L2, зависит от размера и т.д.

#### Время попадания

- Длительность извлечения данных из кэша
  - Включает время определения того, есть ли требуемые данные в кэше
- Характерные показатели:
  - 1-2 тактов для L1
  - 5-20 тактов для L2

#### • Накладные расходы при промахе

- Дополнительное время из-за промаха
  - Обычно 50-200 тактов для обращения к памяти

### Что означают перечисленные показатели?

- Гигантская разница по времени промахов и попаданий
  - Два порядка, для L1 и оперативной памяти
- Пример: 99% попаданий вдвое более эффективно чем 97%
  - Характеристики:
     время попадания 1 такт
     накладные расходы при промахе 100 тактов
  - Среднее время доступа к элементу кэша:
  - 97% попаданий: 1 такт + 0.03 \* 100 тактов = 4 такта
  - 99% попаданий: 1 такт + 0.01 \* 100 тактов = 2 такта
- Поэтому "коэффициент неудач" используется вместо "коэффициента попаданий"

### Дружественный к кэшу код

- В первую очередь улучшать часто работающий код
  - Тела вложенных циклов, часто вызывающиеся функции
- Минимизировать промахи при обращении к кэшу в теле вложенного цикла
  - Повторяющеюся обращения к одним и тем же переменным (временная локальность)
  - Проход по массиву с шагом 1 (пространственная локальность)

### Оценка производительности

- Численная характеристика относительной производительности
  - Всего компьютера в целом
  - Отдельных компонент
  - Генерируемого компилятором кода
- Классификация
  - Синтетические / основанные на реальных приложениях
  - Микробенчмарк
- Индустриальные бенчмарки
  - SPEC
  - LINPACK
    - Решает систему линейных алгебраических уравнений Ах = b

### Измерение времени

• В Pentium появился регистр 64-разрядный регистр TSC, подсчитывающий количество выполнившихся тактов

• Инструкция rdtsc считывает значение регистра TSC и


заносит его в EDX: EAX

 rdtsc может быть недоступна пользователям на некоторых системах

```
section .rodata
format db '0x%08X 0x%08X', 10, 0
section .text
global CMAIN
CMATN:
  rdtsc
          dword [esp + 8], eax
  mov
          dword [esp + 4], edx
  mov
          dword [esp], format
  mov
          printf
  call
```

### Оценка производительности памяти: синтетический бенчмарк (контрольная задача)


```
/* Оценочная функция */
void test(int elems, int stride) {
    int i, result = 0;
    volatile int sink;
    for (i = 0; i < elems; i += stride)
    result += data[i];
    sink = result;
   Запуск test(elems, stride) и вычисление пропускной способности
   при чтении (МБ/с)
double run(int size, int stride, double Mhz) {
    double cycles;
    int elems = size / sizeof(int);
                                             /* разогрев кэша */
    test(elems, stride);
    cycles = fcyc2(test, elems, stride, 0); /* вызываем test(elems, stride) */
    return (size / stride) / (cycles / Mhz); /* переводим кол-во циклов в МБ/с
```




Intel(R) Xeon(TM) CPU 2.80GHz 2x2

### Конвейер

- Общая для различный предметных областей методика
- Длительность обработки неизменна или несколько увеличивается
- Увеличение пропускной способности




### Организация конвейерных вычислений




Задержка 360пс Пропускная способность 8.33 GIPS

### Неоднородность ступеней конвейера



Задержка 510пс Пропускная способность 5.88 GIPS




### Упрощенная схема работы конвейера

- 1. (F) Извлечение инструкции из памяти
- 2. (D) Декодирование, обновление EIP
- 3. (Е) Извлечение данных
- 4. (0) Непосредственное выполнение операции
- 5. (W) Запись результата


### Недостатки конвейерной организации

- Опустошение конвейера
  - Современные процессоры могут содержать конвейеры длины 15 и более
  - Изменение EIP сбрасывает промежуточные результаты выполнения следующих инструкций
- Зависимости по чтению и записи регистров
- Остановки из-за обращения к памяти
- Сброс промежуточных результатов при возникновении исключительной ситуации

### Опустошение конвейера




### Приостановка конвейера




### Двойной конвейер

- Двойной конвейер с общим этапом выборки команд
- Впервые появился на Pentium: введены u- и v-конвейеры
- Возможности конвейеров неравноценны



### Суперскалярная архитектура



#### RISC vs CISC

(Reduced vs Complex Instruction Set Computer)

- Исторически CISC предшествовал RISC
  - PDP-11 → VAX / CISC, 1977  $\Gamma$ .
  - MIPS, SPARC / RISC, конец 80-х
- Простые операции
  - Ограниченный набор простых команд (например, нет деления)
  - Команда выполняется за один такт
  - Фиксированная длина команды (простота декодирования)
- Конвейер
  - Каждая операция разбивается на однотипные простые этапы, которые выполняются параллельно
  - Каждый этап занимает 1 такт, в т.ч. декодирование
- Регистры
  - Много однотипных взаимозаменяемых регистров (могут использоваться и для данных, и для адресации)


#### RISC vs CISC

(Reduced vs Complex Instruction Set Computer)

- Модель работы с памятью
  - Отдельные команды для загрузки/сохранения в память
  - Команды обработки данных работают только с регистрами
- Сложность оптимизаций перенесена из процессора в компилятор
  - Производительность сильно зависит от компилятора
- Итого: более простое ядро, выше частота процессора
- В Р6 реализован гибридный подход: CISCпроцессор с RISC-ядром

# Производительность: особенности современной архитектуры Intel64 и не только

- Многоядерность
- Многоуровневый кэш, раздельный кэш кода и данных
- Суперскалярная архитектура
- Векторные команды MMX, 3DNow!, SSE, ...
- Внеочередное выполнение команд
- Предсказание переходов



• ...

Наиболее показательный пример бинарной трансляции кода на уровне процессора: Transmeta Crusoe, 2000 г.

# Промежуточные итоги Борьба за производительность

#### • Программы

- Оптимизирующий компилятор
  - машинно-независимые и машинно-зависимые оптимизации
- Выравнивание данных
- Улучшение локальности

#### • Аппаратура

- Иерархическая организация памяти
  - многоуровневое кэширование данных
- Расслоение памяти
- Согласованность пропускной способности шин и устройств
- Перекрытие операций ввода/вывода и вычислений
- Конвейерное выполнение инструкций
  - Увеличение количества функциональных устройств
- Упорядочивание архитектуры ЦПУ / RISC
  - Больше возможностей для разработки машинно-зависимых оптимизаций